专注 FPGA 开发与嵌入式系统设计,十年以上项目经验。熟悉 Altera/Xilinx 双平台开发流程,掌握 Verilog/VHDL 硬件描述语言,具备完整的 PL+PS 协同设计能力,有从 Altera 到 Xilinx Z7035 平台的实际开发经验。擅长高速数字信号处理、时序约束优化和硬件调试。软件方面可用Python做上位机开发、数据处理和自动化脚本编写。熟悉 TCP/IP 通信协议,具备嵌入式网络通信开发经验。掌握 Git 版本控制、熟练使用 Linux 开发环境。对硬件在环测试和验证有深入理解。
独立设计并完成一款多通道信号采集处理板的全栈开发。从原理图设计、FPGA开发 到最终调试全程自主完成(其中PCB外包)。硬件端基于 Xilinx Z7035 SoC,模拟前端采集多路信号经 ADC 进入 PL 端,在 FPGA 内实现数字滤波、FFT 频谱分析及实时信号检测算法,处理后的数据通过 AXI 总线与 PS 端交互,PS 端运行嵌入式 Linux 完成数据封装、指令解析与网络通信。上位机采用 Python 开发,实现实时波形显控、频谱瀑布图、参数配置及历史数据回放等功能,与下位机通过 TCP 协议高速传输。全链路从模拟信号采集到上位机呈现均自主控制,积累了完整的硬件-固件-软件一体化设计经验。