职位ID:159291
7个工作日时间实现Vivado工程(赛灵思芯片)的32通道LVDS信号(16路LVDS数据信号通过奇偶复用成为32通道)解串后每个通道数据正确及32个通道数据的同相位输出(IDelay+Bitslip+FCLK),并整合到甲方当前的工程中成功正确运行。
工程师完善技术能力和项目经验,更易接到订单
企业点击发布任务,工程师会在任务下报名,招聘专员也会在1小时内与您联系,1小时内精准确定人才
需求方请加需求方端客服沟通需求,工程师请加工程师端客服浏览推送职位