【项目背景】
针对高并发、低延迟的单机存储与基础通信需求,主导一套日志结构键值(KV)存储系统与多线程并发网络 Server。
【我的职责】
独立负责该系统的全链路架构设计与代码落地。核心攻克三个板块:
存储设计: 实施 Bitcask 模型追加日志写(纯顺序 I/O)与 HashMap O(1) 点查;自研后台压缩线下构建与原子提交机制。
并发控制: 应用细粒度锁拆分读写职责,采用最弱正确内存序控制,自研带 Panic 兜底的 SharedQueue 线程池。
协议通信: 手搓 2 字节 Opcode 行帧协议加无锁轮询长连接池,降低连接风暴。
【结果产出】 经 Criterion 闭环压测,4 核环境下测得读吞吐约 ~1 MiB/s、写吞吐约 ~696 KiB/s;高负载下尾延迟平稳,系统无内存泄漏。