面向自研 NPU,把视觉/多模态大模型从 ONNX/MLIR 编译到可上板执行的指令与内存布局。工作覆盖算子 lowering、图切分与子图到整网联编,DDR feature map 分配和 DMA 合法化。编译结果在保持硬件物理布局的同时,用有效数据范围对齐 golden,保证仿真与 DV 精度可信。目标是单子图可调通、整网可编译可验证,打通模型到芯片的落地路径。
需求方专属客服,免费梳理匹配
添加客服微信,免费为您安排与该工程师直接沟通
长按二维码添加客服微信
如当前档期不合,也可免费为您推荐相似案例作者