hujq
网络工程师
华为技术有限公司 · 7年经验
日薪：
￥500/8h
地点：
上海 浦东
时间：
可工作日远程可工作日驻场（自由职业原因）
信用行为
0
接单数
0
评价数
0
收藏数
技术能力
EDA工具开发 C/C++ python tcl shell脚本
2.部分前端开发工具 基于React框架 Javascript
使用Shell、Python脚本来执行Tcl脚本,自动化执行Tcl脚本，提高工作效率。
3. 开发TensorFlow、KWS/ASR语音识别的Demo算法：设计并实现TensorFlow、KWS/ASR语音识别的Demo算法，提升相关应
用的性能和功能。
4. 开发PyTorch Kaldi HMM/DNN孤立词识别系统：利用PyTorch开发Kaldi HMM/DNN孤立词识别系统，实现高效的语音信号处
理和特征提取。
5. 开发Java JNI接口：负责Java JNI接口的开发、编译调试，使用NLView等可视化接口进行开发，并参与PPRO LOG系统、RLM
License接入、coverage report及regression回归测试
项目经验
1、项目1
设计和实现AMBA总线接口，包括AHB、APB和AXI，支持8位到64位的数据传输，并进行任务调度和主/从模型的验证。
2. 学习和验证DDR3 PHY控制器，将控制器命令按照一定时序要求输出到DDR存储器。
3. 验证CHUNFENG项目中的多个IP通路和读写寄存器值，确保系统正确运行。
4. 编写测试testbench，对待设计的DUT进行8位到128位的传输测试。
5. 编写测试用例，验证AXI_BASIC_RESP模块的正确性，并熟悉该模块的UVM验证环境。
6. 熟练使用Makefile，Vim进行代码裁剪和管理，用到的语言主要是verilog和system verilog
2、项目2
https://www.knittingplatform.com/ 圣东尼针织平台的订单前端界面及代码的编写、单元测试
3、项目3
使用S2C Quad VU440做分割，看波形和软件看log，读写DDR数据和ASIC寄存器；
使用haps进行仿真，编写测试用例，验证模块级仿真，利用vivado跑仿真流程及时序分析；
跟港科技合作跑partition及tdm和约束部分，netlist网表和edif部分，用到的是verific库、生成bitstream流程部分；
利用本身的Playerpro软件跑通整个流程，最后到place and route为止，开发模块级验证环境；
Systhesis及 create group，tcl脚本执行自动化分析；
撰写数据分析报告，完善playerpro后端业务系统，提高case的测试正确率；
设计和实现AMBA总线接口，包括AHB、APB和AXI，支持8位到64位的数据传输，并进行任务调度和主/从模型的验证。
2. 学习和验证DDR3 PHY控制器，将控制器命令按照一定时序要求输出到DDR存储器。
3. 验证CHUNFENG项目中的多个IP通路和读写寄存器值，确保系统正确运行。
4. 编写测试testbench，对待设计的DUT进行8位到128位的传输测试。
5. 编写测试用例，验证AXI_BASIC_RESP模块的正确性，并熟悉该模块的UVM验证环境。
6. 熟练使用Makefile，Vim进行代码裁剪和管理，用到的语言主要是verilog和system verilog
2、项目2
https://www.knittingplatform.com/ 圣东尼针织平台的订单前端界面及代码的编写、单元测试
3、项目3
使用S2C Quad VU440做分割，看波形和软件看log，读写DDR数据和ASIC寄存器；
使用haps进行仿真，编写测试用例，验证模块级仿真，利用vivado跑仿真流程及时序分析；
跟港科技合作跑partition及tdm和约束部分，netlist网表和edif部分，用到的是verific库、生成bitstream流程部分；
利用本身的Playerpro软件跑通整个流程，最后到place and route为止，开发模块级验证环境；
Systhesis及 create group，tcl脚本执行自动化分析；
撰写数据分析报告，完善playerpro后端业务系统，提高case的测试正确率；
hujq
网络工程师 · 7年经验 · 华为技术有限公司
0
累计接单
0
用户评价
0
被收藏
信用行为
0
接单数
0
评价数
0
收藏数
技术能力
EDA工具开发 C/C++ python tcl shell脚本
2.部分前端开发工具 基于React框架 Javascript
使用Shell、Python脚本来执行Tcl脚本,自动化执行Tcl脚本，提高工作效率。
3. 开发TensorFlow、KWS/ASR语音识别的Demo算法：设计并实现TensorFlow、KWS/ASR语音识别的Demo算法，提升相关应
用的性能和功能。
4. 开发PyTorch Kaldi HMM/DNN孤立词识别系统：利用PyTorch开发Kaldi HMM/DNN孤立词识别系统，实现高效的语音信号处
理和特征提取。
5. 开发Java JNI接口：负责Java JNI接口的开发、编译调试，使用NLView等可视化接口进行开发，并参与PPRO LOG系统、RLM
License接入、coverage report及regression回归测试
项目经验
1、项目1
设计和实现AMBA总线接口，包括AHB、APB和AXI，支持8位到64位的数据传输，并进行任务调度和主/从模型的验证。
2. 学习和验证DDR3 PHY控制器，将控制器命令按照一定时序要求输出到DDR存储器。
3. 验证CHUNFENG项目中的多个IP通路和读写寄存器值，确保系统正确运行。
4. 编写测试testbench，对待设计的DUT进行8位到128位的传输测试。
5. 编写测试用例，验证AXI_BASIC_RESP模块的正确性，并熟悉该模块的UVM验证环境。
6. 熟练使用Makefile，Vim进行代码裁剪和管理，用到的语言主要是verilog和system verilog
2、项目2
https://www.knittingplatform.com/ 圣东尼针织平台的订单前端界面及代码的编写、单元测试
3、项目3
使用S2C Quad VU440做分割，看波形和软件看log，读写DDR数据和ASIC寄存器；
使用haps进行仿真，编写测试用例，验证模块级仿真，利用vivado跑仿真流程及时序分析；
跟港科技合作跑partition及tdm和约束部分，netlist网表和edif部分，用到的是verific库、生成bitstream流程部分；
利用本身的Playerpro软件跑通整个流程，最后到place and route为止，开发模块级验证环境；
Systhesis及 create group，tcl脚本执行自动化分析；
撰写数据分析报告，完善playerpro后端业务系统，提高case的测试正确率；
设计和实现AMBA总线接口，包括AHB、APB和AXI，支持8位到64位的数据传输，并进行任务调度和主/从模型的验证。
2. 学习和验证DDR3 PHY控制器，将控制器命令按照一定时序要求输出到DDR存储器。
3. 验证CHUNFENG项目中的多个IP通路和读写寄存器值，确保系统正确运行。
4. 编写测试testbench，对待设计的DUT进行8位到128位的传输测试。
5. 编写测试用例，验证AXI_BASIC_RESP模块的正确性，并熟悉该模块的UVM验证环境。
6. 熟练使用Makefile，Vim进行代码裁剪和管理，用到的语言主要是verilog和system verilog
2、项目2
https://www.knittingplatform.com/ 圣东尼针织平台的订单前端界面及代码的编写、单元测试
3、项目3
使用S2C Quad VU440做分割，看波形和软件看log，读写DDR数据和ASIC寄存器；
使用haps进行仿真，编写测试用例，验证模块级仿真，利用vivado跑仿真流程及时序分析；
跟港科技合作跑partition及tdm和约束部分，netlist网表和edif部分，用到的是verific库、生成bitstream流程部分；
利用本身的Playerpro软件跑通整个流程，最后到place and route为止，开发模块级验证环境；
Systhesis及 create group，tcl脚本执行自动化分析；
撰写数据分析报告，完善playerpro后端业务系统，提高case的测试正确率；
立即沟通
