掌握的技术(≥200 字)
我具备“软硬一体 + AI 边缘计算”全栈能力,覆盖算法、嵌入式、高速硬件三大方向:
算法端:熟练掌握 YOLOv8/v5、TensorRT、OpenCV、PyTorch,独立完成钢轨缺陷检测项目,mAP 93.2%,Jetson Xavier 162 FPS,单帧 32 ms;熟悉数据增强、CBAM、Focal-SIoU、量化剪枝、INT8 加速,能快速将模型部署到边缘设备。
嵌入式端:精通 ARM Cortex-A9 裸机开发(汇编启动、Cache、MMU)、Linux 字符设备驱动、PWM、ADC、UART、I²C、SPI;熟悉设备树、内核裁剪、U-Boot 移植、Buildroot 根文件系统,可交付 BSP 级方案。
高速硬件端:4 层混合信号 PCB 设计,阻抗控制 ±10%,56 G PAM4 SerDes 信号完整性仿真与优化,EMC 整改通过行业认证;熟练使用 Cadence、SI/PI 仿真、TDC 15 ps 分辨率、FPGA 时序收敛、Vivado 综合实现。
此外掌握 Java/C/Python 全栈、PyQt5/Java Swing GUI、Docker 边缘容器化、Git CI/CD,能为高校/企业交付“算法+驱动+PCB”一站式教学或产品级方案。
项目经验(≥200 字)
1. 钢轨 AI 缺陷检测系统(2024.05-2024.07)
角色:算法+部署全栈负责人
基于 YOLOv8 构建六类缺陷(裂纹/磨损/剥离等)检测模型,引入 CBAM 注意力与 Focal-SIoU 损失,mAP@0.5 达 93.2%;使用 TensorRT INT8 量化,单帧推理 32 ms,Jetson Xavier 实测 162 FPS。交付 Docker 镜像、PyQt5 上位机及边缘盒子,已用于地铁线路夜间巡检,替代 60% 人工工作量。
2. FPGA 超声波测距平台(2023.11-2024.01)
角色:硬件主设计
完成 4 层混合信号 PCB(阻抗控制 ±10%),星型接地+差分走线,EMI 降低 30%;在 Vivado 实现 TDC 分辨率 15 ps,配合 STM32 完成厘米级测距,通过 -40~85℃ 环境测试,已小批量试产 50 套。
3. ARM Cortex-A9 综合系统(2023.10-2024.01)
角色:底层固件开发
从零编写汇编启动代码(关狗、开 Cache、设栈),裸机下实现 GPIO、PWM(蜂鸣器播放《两只老虎》)、ADC 三通道采样;移植 Linux 5.15,编写字符设备驱动,通过 UART 指令动态调用各模块,形成可交互的嵌入式教学平台。
4. 56 G PAM4 光模块硬件设计(2025.04-2025.07)
角色:高速信号工程师
负责 SerDes 链路仿真与 PCB 叠层,优化过孔 stub、AC 耦合电容位置,插入损耗 < 10 dB @ 28 GHz;完成 CTLE/DFE 参数调优,眼图裕量提升 12%,协助产品通过 IEC-61000-4-3 认证,累计发货 2K 模块。
5. Java 贪吃蛇教学项目(2024.05-2024.07)
角色:全栈+讲师
采用 MVC 架构,300 行代码实现 15 FPS 游戏循环、双缓冲渲染、状态机方向控制;打包 exe 内置 JRE,支持换肤与排行榜扩展,已被 3 所高校采纳为 GUI 课程案例,B 站配套视频播放 10W+。