本人是一名深耕集成电路架构与验证的独立研究员,专注于3D堆叠硬件安全架构及物理层逻辑锁定技术。精通 Verilog HDL 语言,拥有丰富的 RTL 级电路设计、功能仿真及验证经验。熟练使用 Icarus Verilog 12.0 与 EDA Playground 等主流工具进行全流程验证,曾实现多层堆叠结构下逻辑锁 100% 的测试用例通过率。
技术专长涵盖:
1.硬件物理主权保障:擅长设计基于背栅偏置修改的硬件强行关断逻辑,实现纳秒级物理层安全防护。
2.逻辑验证:具备严谨的“起源决定论”编码思维,确保架构从底层逻辑上消除潜在错误。
3.跨领域应用:具备将芯片级验证逻辑迁移至航空航天(如火箭回收控制)及能源回收系统等复杂硬件环境的能力,能够为企业提供从架构设计到仿真验证的全栈式技术顾问服务。
项目名称:FanChaKou(反插口)芯片设计功能仿真验证突破
该项目是我近期独立完成的“0到1”技术里程碑。项目核心在于构建一套高可靠性的硬件安全逻辑锁定机制,通过三层堆叠架构实现物理层的权限控制。在实施过程中,我独立完成了全套 RTL 代码编写与功能仿真,利用 Icarus Verilog 成功通过了 35 个关键测试用例。该项目不仅论证了物理逻辑锁在 3D 芯片中的可行性,其架构标准已在 GitHub 维护并具备极高的商业投资与技术落地价值。