Zynq Ultrascale+ 4K 图像采集与实时 ISP
项目背景:工业检测设备需 4K@60fps CameraLink 输入,实时去噪+Gamma+缩放,输出 1080p@60fps HDMI 供人眼判废。
我的职责:
负责 FPGA 端整个 Video Pipeline 设计、时序收敛与 DDR4 带宽优化;
完成 ARM A53 裸机驱动与 Linux V4L2 框架适配。
技术栈:Xilinx Vivado 2023.1、Zynq Ultrascale+ XCZU7EV、Verilog/SystemVerilog、AXI4-Stream、VDMA、HLS、DDR4-2666、Linux V4L2、CMake、OpenCV。
量化结果:
4K@60fps 实时处理延迟 < 2 行(33 µs);
资源利用率 68%,时序 250 MHz;
DDR 带宽 9.6 GB/s,占峰值 71%,无丢帧