Yun的案例列表
4k图像采集
Zynq Ultrascale+ 4K 图像采集与实时 ISP 项目背景：工业检测设备需 4K@60fps CameraLink 输入，实时去噪+Gamma+缩放，输出 1080p@60fps HDMI 供人眼判废。 我的职责： 负责 FPGA 端整个 Video Pipeline 设计、时序收敛与 DDR4 带宽优化； 完成 ARM A53 裸机驱动与 Linux V4L2 框架适配。 技术栈：Xilinx Vivado 2023.1、Zynq Ultrascale+ XCZU7EV、Verilog/SystemVerilog、AXI4-Stream、VDMA、HLS、DDR4-2
isp图像处理板
ISP 图像处理板卡设计 项目背景 客户为车载视觉 Tier-1，需在前置摄像头 ECU 内完成 1080p@60fps RAW→YUV422 的完整 ISP 链路，含黑电平校正、去噪、 demosaic、Gamma、对比度增强、色彩校正、缩放输出 720p，延迟＜33 ms，功耗＜2 W， 我的核心职责 1. 方案制定：选用 Xilinx Artix-7 XC7A100T + DDR3-1066，确定 Video Pipeline 级数与带宽预算； 2. RTL 设计：用 Verilog 实现 全线 ISP 模块（见技术栈），参数可软件配； 3. 时序收敛：时钟 14
案例判断参考
Yun的案例列表
4k图像采集
Zynq Ultrascale+ 4K 图像采集与实时 ISP 项目背景：工业检测设备需 4K@60fps CameraLink 输入，实时去噪+Gamma+缩放，输出 1080p@60fps HDMI 供人眼判废。 我的职责： 负责 FPGA 端整个 Video Pipeline 设计、时序收敛与 DDR4 带宽优化； 完成 ARM A53 裸机驱动与 Linux V4L2 框架适配。 技术栈：Xilinx Vivado 2023.1、Zynq Ultrascale+ XCZU7EV、Verilog/SystemVerilog、AXI4-Stream、VDMA、HLS、DDR4-2...
isp图像处理板
ISP 图像处理板卡设计 项目背景 客户为车载视觉 Tier-1，需在前置摄像头 ECU 内完成 1080p@60fps RAW→YUV422 的完整 ISP 链路，含黑电平校正、去噪、 demosaic、Gamma、对比度增强、色彩校正、缩放输出 720p，延迟＜33 ms，功耗＜2 W， 我的核心职责 1. 方案制定：选用 Xilinx Artix-7 XC7A100T + DDR3-1066，确定 Video Pipeline 级数与带宽预算； 2. RTL 设计：用 Verilog 实现 全线 ISP 模块（见技术栈），参数可软件配； 3. 时序收敛：时钟 14...
